Hardwareschutz gegen Bit-Flips während der E / A zwischen Speicher und DRAM?
Wenn ein Motherboard ECC-DRAM unterstützt, hat es einen 72-Bit-Bus zwischen dem DRAM-Steckplatz und dem Speichercontroller. 64 Datenbits + 8 Paritätsbits für SECDED . In den meisten CPUs ist heutzutage der Speichercontroller integriert. Die beweglichen Bits zwischen dem DIMM und der CPU sind also gegen einen einzelnen Bitfehler pro 8 Bit geschützt .
Gibt es auch irgendeine Art von Korrektur / Erkennung von Bit-Flips während des Lese- / Schreibvorgangs zwischen nichtflüchtigem Speicher und flüchtigem Speicher?
Häufig sind Speichergeräte an einen PCH angeschlossen, der an die CPU angeschlossen ist. Manchmal sind Speichergeräte direkt an die CPU angeschlossen.
Gibt es irgendwie einen Hardwareschutz gegen Datenbeschädigung während der E / A zwischen Speicher und DRAM ?
0 Antworten auf die Frage
Verwandte Probleme
-
3
Guter Speicher für Medien?
-
5
Datenspeicherung und Backup-Plan für ein Foto?
-
2
Auf der Suche nach einem kostengünstigen NAS, das sich im Leerlauf ausschaltet
-
4
Gibt es einen bestimmten oder messbaren Vorteil bei der Verwendung von ECC-RAM in einem Desktop-PC?
-
11
Was hält länger: Daten, die auf einem nichtflüchtigen Flash-RAM, optischen Datenträgern oder Magnetp...
-
4
Ausführlicherer Bericht für iTunes "Capacity" -Balken für iPhone / iPod
-
4
Wie lagern Sie digitale Medien?
-
7
USB vs. FireWire für externe Festplatten
-
8
Irgendwelche Empfehlungen zu einem NAS für einen Superbenutzer?
-
5
Was ist mit WinFS passiert?