Ein DRAM-Stick oder DRAM-DIMM besteht aus mehreren DRAM-Chips. Jeder DRAM-Chip hat eine "Breite", die sich auf die Anzahl der Bits bezieht, die in jedem Zyklus in den DRAM-Chip hinein / aus diesem heraus übertragen werden können (mehr dazu später) oder die Anzahl der Datenpins auf dem Chip (auch als DQ bezeichnet) Pins in vielen Fällen). Zum Beispiel x4 (4 Bit breite Schnittstelle) oder x8 DDR3-Chips.
Die Breite des DRAM-DIMMs hängt somit von der Anzahl der DRAM-Chips auf dem DIMM ab. Wenn also N-Chips mit jeweils einer xM-Schnittstelle vorhanden sind, haben Sie ein N * M-breites DRAM-DIMM. Normalerweise wird diese Breite von JEDEC definiert. In der Regel sind Nicht-ECC-DDR3 / DDR4-DIMMs 64 Bit breit, also acht x8-DRAM-Chips oder 16 x4-DRAM-Chips. ECC DIMMS haben einen zusätzlichen Chip und sind 72 Bit breit.
Im Allgemeinen gibt eine einzelne DRAM-Anforderung (ein RD-Befehl oder ein CAS-Befehl) 64 Byte Daten (eine typische Größe der Cache-Zeile) vom DRAM zurück. Bei einem 64-Bit-DIMM-Modul werden 8 Datenübertragungen benötigt, um die Daten abzurufen. oder 8 Beats von Daten. Wenn das DIMM aus x8 Geräten besteht, trägt jedes Gerät zu jedem Taktschlag 8 Bit und insgesamt 64 Bit bei.
Unterschiedliche Systeme haben unterschiedliche Einschränkungen / Anforderungen, die festlegen, welche Breite des DIMMs oder Speichers sie verwenden möchten. In GPUs beispielsweise sind meistens keine DIMMs beteiligt, die GDDR5-Speicherchips werden jedoch mit der GPU direkt auf die Leiterplatte gelötet. Jedes GDDR5 enthält einen x32-Teil - und manchmal werden zwei davon zu einem 64-Bit-breiten Speicherkanal zusammengefügt.
Eine vernünftige Zusammenfassung ist in dem folgenden Artikel enthalten, es gibt jedoch viele andere Informationsquellen. http://niladrish.org/pubs/isca10.pdf (siehe Abschnitt 2.1)
Bruce Jacobs 'Buch "Memory Systems: Cache, DRAM, Disk" ist ein sehr gutes Lehrbuch zu diesen Themen.