Nehmen Sie das Beispiel einer AMD FX-8350-CPU mit 8 Kernen.
Ein "Cache" kann für einen einzelnen Kern reserviert sein oder von Cores gemeinsam genutzt werden.
Wenn CPU-Z sagt x8
, dass es 8 dieser Caches gibt, so erhält jeder Kern einen Cache für sich. x4
bedeutet 4 Caches, daher wird jeder dieser Caches von zwei Kernen geteilt.
Wenn es einen x2
Eintrag gab, würde dies 2 Caches bedeuten, die sich jeweils auf 4 Kerne teilen. Der L3-Cache ist effektiv x1
(CPU-Z lässt dieses Feld leer), so dass dieser Cache von allen Kernen gemeinsam genutzt wird. Ich hoffe das macht Sinn. AMD sagt es so :
- 16-KByte 4-fach-assoziativer, durchschreibbarer ECC-geschützter L1-Datencache pro Kern
- 64-KByte 2-Wege-Associative Parity-Protected-L1-Anweisungscache, der von zwei Kernen gemeinsam genutzt wird
- 1024-KByte 16-fach assoziierter ECC-geschützter L2-Cache, der von zwei Kernen gemeinsam genutzt wird
- 8192-KByte (8 MByte) Maximaler 64-fach assoziativer Cache, der von allen Kernen eines Knotens gemeinsam genutzt wird