Was sind "Anweisungen pro Zyklus"?

Ich denke gerne an eine Wäscherei-Analogie. CPU-Anweisungen sind wie Wäsche. Sie müssen für jede Ladung sowohl die Waschmaschine als auch den Trockner verwenden. Nehmen wir an, jeder dauert 30 Minuten, um zu laufen. Das ist der Taktzyklus. Alte CPUs würden die Waschmaschine und dann den Trockner laufen lassen. Es dauerte 60 Minuten (2 Zyklen), um jede Ladung Wäsche zu beenden.

Pipelining: Eine Pipeline ist, wenn Sie beide gleichzeitig verwenden - Sie waschen eine Ladung und dann während des Trocknens die nächste Ladung. Der erste Ladevorgang dauert 2 Zyklen, der zweite Ladevorgang ist jedoch nach einem weiteren Zyklus beendet. Daher benötigen die meisten Lasten nur einen Zyklus mit Ausnahme der ersten Last.

Superscalar: Bringen Sie die gesamte Wäsche in den Waschsalon. Holen Sie sich 2 Scheiben und laden Sie beide. Wenn sie fertig sind, finde 2 Trockner und benutze beide. Jetzt können Sie 2 Ladungen in 60 Minuten waschen und trocknen. Das sind 2 Ladungen in 2 Zyklen. Jeder Ladevorgang dauert immer noch 2 Zyklen, aber Sie können jetzt mehr davon ausführen. Die durchschnittliche Zeit beträgt jetzt 1 Ladung pro Zyklus.

Superscalar mit Pipelining: Waschen Sie die ersten 2 Ladungen, laden Sie die Waschmaschinen mit den nächsten 2 Ladungen auf, während diese trocknen. Die ersten 2 Ladungen dauern nun noch 2 Zyklen, und die nächsten 2 sind nach einem weiteren Zyklus beendet. In der Regel erledigen Sie in jedem Zyklus 2 Ladevorgänge.

Mehrere Kerne: Geben Sie Ihrer Mutter die Hälfte Ihrer Wäsche, die auch über 2 Waschmaschinen und 2 Trockner verfügt. Wenn Sie beide zusammenarbeiten, können Sie doppelt so viel erreichen. Dies ist ähnlich wie Superskalar, unterscheidet sich jedoch geringfügig. Anstatt dass Sie die gesamte Wäsche selbst zu und von jeder Maschine transportieren müssen, kann sie dies zur gleichen Zeit wie Sie tun.

Das ist großartig. Wir können in derselben Zeit achtmal mehr Wäsche waschen als zuvor, ohne dass schnellere Maschinen erstellt werden müssen. (Doppelte Taktfrequenz: Waschmaschinen, die nur 15 Minuten zum Laufen brauchen.)

Nun reden wir darüber, wie die Dinge schief gehen:

Pipeline-Blase: Sie haben einen Fleck, der beim Waschen nicht herausgekommen ist, also entscheiden Sie sich, ihn erneut zu waschen. Jetzt sitzt der Trockner nur da und wartet auf etwas, was zu tun ist.

Cache Miss: Der LKW, der die schmutzige Wäsche liefert, steckt im Verkehr. Jetzt haben Sie 2 Waschmaschinen und 2 Trockner, aber Sie bekommen keine Arbeit, weil Sie warten müssen.

Abhängig davon, wie oft etwas schief geht, werden wir nicht in jedem Zyklus 4 Lasten erledigen können, daher kann die tatsächliche Arbeitsleistung variieren.

Branchenvoraussage: Nun, Sie fangen an, Ihre saubere Kleidung zu _waschen, falls Sie sie später flecken, damit sie schon sauber sind ... _{Okay, hier bricht die Analogie zusammen ...}

Die Schlüsselwörter, die Sie wahrscheinlich nachschlagen sollten, sind CISC, RISC und superskalare Architektur .

CISC

In einer CISC-Architektur (x86, 68000, VAX) ist ein Befehl mächtig, die Verarbeitung erfordert jedoch mehrere Zyklen . In älteren Architekturen wurde die Anzahl der Zyklen festgelegt. Heutzutage hängt die Anzahl der Zyklen pro Befehl normalerweise von verschiedenen Faktoren ab (Cache-Treffer / Fehler, Verzweigungsvoraussage usw.). Es gibt Tische zum Nachschlagen. Oft gibt es auch Erleichterungen, um tatsächlich zu messen, wie viele Zyklen eine bestimmte Anweisung unter bestimmten Umständen in Anspruch nimmt (siehe Leistungsindikatoren ).

Wenn Sie an den Details für Intel interessiert sind, ist das Intel 64- und IA-32-Optimierungshandbuch eine sehr gute Lektüre.

RISC

RISC (ARM, PowerPC, SPARC) -Architektur bedeutet normalerweise, dass ein sehr einfacher Befehl nur wenige (oft nur einen) Zyklus benötigt.

Superscalar

Unabhängig von CISC oder RISC gibt es jedoch die superskalare Architektur. Die CPU bearbeitet keine Anweisung nach der anderen, sondern bearbeitet viele Anweisungen gleichzeitig, ähnlich einer Montagelinie.

Die Folge ist: Wenn Sie einfach die Zyklen für jede Anweisung Ihres Programms nachschlagen und dann alle addieren, erhalten Sie eine Zahl, die zu hoch ist. Angenommen, Sie haben eine Single-Core-RISC-CPU. Die Zeit zum Verarbeiten einer einzelnen Anweisung kann niemals kürzer sein als die Zeit eines Zyklus, aber der Gesamtdurchsatz kann durchaus mehrere Anweisungen pro Zyklus sein.

Nicht genau. Der Zyklus, auf den Sie sich beziehen, ist der Taktzyklus. Da die meisten modernen Prozessoren eine Pipeline verwenden, dauert es mehrere Taktzyklen, bis eine Anweisung ausgeführt wird. (Dies ist eine gute Sache, da andere Anweisungen bereits vor dem ersten Befehl mit der Ausführung beginnen können.) Unter den idealen Umständen wären es wahrscheinlich 8 Milliarden IPC, aber alle möglichen Dinge passieren wie Abhängigkeiten, Blasen in der Pipeline, Äste usw., damit es nicht immer klappt.

Sorry, es ist viel zu kompliziert für eine direkte Antwort. Jon Stokes erklärt es in diesem Artikel gut .

Die Tage, an denen man die Zykluszeit für jeden Befehl nachschlagen (oder sich sogar merken konnte) und wissen, wie viele Uhren ein bestimmtes Stück Code benötigen würde, um zu Ende zu gehen, sind für High-End-Chips längst vorbei (sind aber immer noch bei uns.) Mikrocontroller). Ein moderner Allzweck-CPU-Kern kann mehrere Kopien mehrerer unterschiedlicher Ausführungseinheiten in mehreren Pipelines haben, die auf einen mehrstufigen Speichercache mit seiner eigenen Logik sowie Verzweigungsvorhersage und spekulative Ausführungsfähigkeit zugreifen. Mehrere Core auf einem einzelnen Chip ziehen die Cache-Konsistenzlogik und andere Komplexitäten mit sich.

Die kurze Antwort lautet also: Mehr Kerne bedeuten mehr Kapazität, um Dinge zu erledigen, aber nicht auf eine schöne, vorhersagbare Art und Weise .

Ludwig erklärte den Unterschied zwischen CISC und RISC, vergaß aber nicht zu erwähnen, dass RISC-Anweisungen zwar einfach und schnell sind, jedoch wenig individuell arbeiten. Daher müssen Sie mehrere Zeichenfolgen aneinander reihen, um dieselbe Funktion wie eine einzelne Anweisung in einem CISC-Prozessor auszuführen. Infolgedessen sind einige RISC-Anweisungen schneller, andere nicht.

Zyklen sind eher ein Pro-Core-Konzept. Jeder Kern führt parallel eigene Zyklen durch.