Buszuteilung des internen Ringbusses
Weiß jemand, wie die Buszuteilung auf dem internen Ringbus einer Intel-CPU funktioniert, um das Szenario abzuschwächen, bei dem zwei Kerne bereit sind, eine Adresse mit derselben Taktflanke auf den Bus zu senden, entweder für QPI, IMC usw.
Wenn der Speichercontroller die Daten im Datenring sendet, woher weiß der Kern, dass die Daten für diesen Kern bestimmt sind? Behauptung: Vielleicht führt der Home Agent eine Warteschlange mit Core - Request - Mappings und hängt diese an die Daten selbst an, und der Ladevorgang, der für einen Takt ausgeführt wird, enthält eine zusätzliche Logik zum Überprüfen des Daten - Tags.
Bearbeiten
Jeder Konsument / Produzent im Ring erhält seinen eigenen Halt. Der Ring nimmt immer den kürzesten Weg. Die Buszuteilung wird auf dem Ring verteilt. Jede Haltestelle weiß, ob sich vor einer Uhr ein leerer Slot im Ring befindet.
Es antwortet immer noch nicht, woher sie wissen, dass sie nicht gleichzeitig senden sollen, ob es einen leeren Steckplatz gibt und wie sie wissen, dass ein anderer nicht will.
0 Antworten auf die Frage
Verwandte Probleme
-
4
Kann ich das x86-Betriebssystem in anderen Architekturen verwenden, zB: ppc?
-
6
Warum hat die Größe des L1-Caches in den letzten 20 Jahren nicht sehr zugenommen?
-
2
Was ist der Unterschied zwischen x86_64 und i386?
-
5
Ist die MIPS-Architektur eher mit Harvard oder Von Neumann verwandt?
-
1
Was ist der Unterschied zwischen den Prozessoren i386, i686 usw.?
-
2
Was ist die Gemeinsamkeit für i7-Prozessoren?
-
1
Welche Art von Nachrichten sendet Windows an Anwendungen?
-
4
Intel Core 2 Duo / AMD-Prozessor für die parallele Verarbeitung von Athlon X2
-
4
Was ist Hyper-Threading und wie funktioniert es?
-
2
x86 vs x64 - Warum heißt 32-Bit x86?