Kommunikation zwischen CPU und Northbridge bei unterschiedlichen Taktraten?

626
marco9999

Ich bin daran interessiert zu erfahren, wie die CPU Daten an Peripheriegeräte überträgt, und ist auf den Wikipedia-Artikel über FSB gestoßen . Obwohl es im Vergleich zu modernen Systemen wahrscheinlich etwas veraltet ist, trifft meine Frage immer noch zu:

Wie kommuniziert die CPU über den FSB mit der Northbridge, wenn CPU und FSB unterschiedliche Taktraten verwenden?

Dies kann sogar nach allen Peripheriegeräten gefragt werden - wie erfolgt die Datenübertragung zwischen ihnen, wenn sie mit unterschiedlichen Taktraten laufen? Haben sie so etwas wie eine Standzeile, die sich einschaltet, wenn keine Daten bereit sind?

0
Haben Sie Referenzen gelesen, auf die der Artikel verweist, auf den Sie sich beziehen? Run CMD vor 7 Jahren 0
Nein, aber ich habe im Internet nach etwas gesucht und gesucht. Nichts in den Referenzen half auch. marco9999 vor 7 Jahren 0

1 Antwort auf die Frage

2
David Schwartz

Zwischen der CPU und anderen Komponenten befinden sich Puffer. Diese Puffer haben eine Seite, die mit der CPU-Geschwindigkeit läuft, und eine Seite, die mit der Gerätegeschwindigkeit läuft.

Der Schreibpuffer der CPU ist ein Beispiel für einen solchen Puffer, der typischerweise die CPU-Geschwindigkeit an die Geschwindigkeit seiner Caches anpasst. Ähnliche Puffer passen sich zwischen den Caches und dem Hauptspeicher an.

Der Puffer ist normalerweise nur ein Register. sawdust vor 7 Jahren 0
@sawdust Es kommt darauf an, über welchen Puffer Sie sprechen. Die zwischen CPU und dem Cache der ersten Ebene ist viel mehr als nur ein Register, da Schreibvorgänge außerhalb der Reihenfolge abgeschlossen werden können. David Schwartz vor 7 Jahren 0
Interessant. Ich dachte, das OP hätte mehr nach Busprotokollen gefragt, da es beispielsweise keine Bustaktsignale gab. Run CMD vor 7 Jahren 0
Die Busprotokolle sind ziemlich weit von der CPU entfernt. Ich denke, das OP stellte sich vor, dass die CPU mehr oder weniger direkt mit dem Bus sprechen würde, was überhaupt nicht mehr stimmt. David Schwartz vor 7 Jahren 0
Das hilft auf jeden Fall, es zu erklären. Der Wiki-Artikel sagt auch, dass die Pipeline blockiert, wenn der Schreibpuffer voll ist, was meiner Meinung nach die Info ist, nach der ich gesucht habe. marco9999 vor 7 Jahren 0

Verwandte Probleme